华为给摩尔定律写的“继承者”说明书 开启芯片黄金时代

华为提出的“韬τ定律”在半导体产业引发了广泛关注。一位业内资深专家认为，这不是替代摩尔定律，而是并行路径；另一种声音则认为这标志着后摩尔定律时代的真正开启。这两种截然不同的观点反映了业界对这场理论创新的复杂心态。

2026年5月25日，在IEEE国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波正式提出“韬τ定律”，成为全球半导体产业热议的焦点。这一理论不仅关乎技术路径的选择，更触及了中国半导体产业能否借此摆脱对先进制程的依赖，实现真正的“换道超车”。

如果把芯片计算比作城市交通，晶体管是道路上行驶的车辆，互连线构成了连接各个功能区的道路网络，计算任务则如同市民在城市中的通勤。“时间微缩”的核心思想不再是传统摩尔定律那般一味缩小晶体管尺寸，而是转向优化“交通调度系统”，通过卓越的架构设计与算法协同提升通行效率，缩短整体行程时间。

当制程精度越过2纳米关口后，传统的“几何微缩”面临物理规则和经济成本的双重极限。在物理层面，晶体管沟道长度已短至原子尺度，量子隧穿效应导致电子失控漏电，发热问题呈指数级上升。在经济层面，3纳米制程的设计成本已超过10亿美元，单次流片费用超5亿美元，继续向2纳米乃至更先进制程迈进所需的投入产出比严重失衡。因此，“韬τ定律”将重心从“缩小建筑”转向“优化交通”，提出了以系统性降低时间常数τ为核心的崭新路径。

“时间微缩”的实现离不开一系列关键技术支撑，其中最具代表性的是“逻辑折叠”。这项技术通过将平面布局转变为多层垂直堆叠，显著缩短走线的物理长度。传统芯片像单层平房，所有房间一字排开，任务要从A房间跑到对角的C房间，这段走线消耗可观的信号传输时间。但通过逻辑折叠，平房变成了楼房，A跑到C的路径大幅缩减，信号传输延迟自然下降。