北京大学研发“真3D”EDA工具原型 革新芯片设计流程

北京大学研发真3DEDA工具原型。华为近期推出了一种名为“韬（τ）定律”的技术，该技术基于逻辑折叠，将芯片设计从传统的2D平面优化推向了标准单元堆叠的3D重构。不同于传统的die-to-die堆叠方法，逻辑折叠在设计阶段就将同一模块内部的逻辑细化到标准单元级，并分布到垂直堆叠的多层晶圆上，通过微米或亚微米级face-to-face混合键合直接打通关键路径。

这种新的设计范式对EDA工具提出了更高的要求。传统的2D设计流程以及现行的“赝3D”设计流程无法充分发挥其潜力。“真3D”EDA工具需要在完整的三维空间中搜索和优化，包括模块内划分、跨die互连与垂直热路径优化等，这些操作需在同一优化框架下协同完成。

真3D与赝3D的主要区别在于划分粒度和优化空间。赝3D以整个模块为最小单位分配到某一片die，而真3D支持模块内自由划分，允许同一模块内的标准单元分布在不同die上，从而提供更大的设计空间。此外，赝3D在每片die上各自进行优化，而真3D则在整个三维设计空间中进行搜索和寻优，不限制跨die逻辑变换和移动。

北京大学团队围绕逻辑折叠所需的“真3D”能力，构建了覆盖布局规划和布局两个阶段的物理实现EDA工具原型，并通过GPU加速支持千万级实例规模。该工具将跨die线长、混合键合端子数量与垂直热路径纳入统一的可微优化框架，使标准单元能够在三维空间中协同放置。团队的工具已在开源工业级设计上完成了系统验证，结果显示，在物理实现指标方面取得了显著改善，如线长缩减约30%，WNS改善约6%，TNS改善约12%；启用联合优化后峰值温度平均下降超过3%，线长几乎无损。

“真3D集成”及“真3D芯片设计”方法学是北京大学集成电路学院/微纳电子器件与集成技术全国重点实验室长期研究的方向。在EDA方面，团队已经研发了真3D时序分析引擎、布局规划引擎、布局引擎等。未来，团队将继续扩展至多die堆叠及复杂3D集成场景，研究异构工艺节点下的真3D设计方法学，建立快速PPA评估与协同优化能力。