从“空间缩放”到“时间缩放”，韬定律为半导体产业链带来的新坐标

　　韬（τ）EDA工具链专题研讨会

　　2026年7月2日，由EDA 主办的「韬（τ）EDA工具链专题研讨会」在上海 · 浦东张江顺利举行。本次会议汇聚学界专家与国内头部EDA企业，围绕韬（τ）技术产业价值展台深度研讨，共同探索适配新范式的EDA工具链全栈解决方案。概伦电子首席科学家、香港中文大学余备教授发表技术演讲，余教授分享了在先进工艺演进下，以关键技术底座结合DTCO方法学支撑韬定律（τ scaling）的未来规划，以及对产业协同发展的思考。

　　2026年5月，华为半导体总裁何庭波女士在IEEE电路系统研讨会ISCAS公开提出韬定律（τ scaling）。这个定律的重要性，不只在于提出了一个新的技术概念，更在于将后摩尔时代的核心问题给了重新定义，即当晶体管几何微缩的收益放缓之后，半导体产业应该关注缩放什么？韬定律给出的答案是——缩放时间。如果说摩尔定律是在压缩“空间”，压缩晶体管体积，让单位面积容纳更多器件，那么韬定律强调的则是压缩“时间”。韬定律的思想是把器件开关、电路传播、芯片访问、系统响应等不同层级的延迟，统一到时间常数τ这一共同指标下重新优化。

　　以下为余教授演讲重点内容：

　　关键概念：

　　把时间作为共同优化目标

　　τ不是某一个器件参数，而是贯穿晶体管、电路、芯片和系统的共同时间语言，这是韬定律最核心的思想。在传统几何缩放时代，产业关注的主线是“更小的尺寸”。但从最终用户体验看，摩尔定律带来的真正收益，往往体现为更快的切换速度、更短的互连距离、更低的数据搬运开销和更快的系统响应。换句话说，空间缩放之所以重要，是因为它在很长时间里有效地压缩了时间。当几何缩放不再自动带来过去那样的性能、功耗和成本收益时，既然最终要优化的是时间，为何不把时间常数τ作为跨层优化目标？

　　τ被定义为跨层的组合，即晶体管层，电路层，芯片层和系统层。每一层都可以通过不同方案降低时间，例如器件层降低开关和寄生延迟，电路层缩短互连寄生参数RC，芯片层优化存储访问与片上互连，系统层减少协议转换、通信等待和同步开销。因此，韬定律不是否定先进制程，而是把先进制程从“唯一主线”变成降低τ的多种手段之一。几何微缩、三维集成、互联优化、架构协同、系统互联，都可以在同一个时间坐标中被比较和协同。

　　逻辑折叠是韬定律思想的核心体现。关键核心不是简单“三维堆叠”，而是将二维平面上的长关键路径“折叠”为更短的垂直路径。在传统二维布局中，关键路径需要在平面内横向绕行，互连越长，寄生RC越大，延迟、功耗、拥塞和时钟偏斜都会被放大。逻辑折叠通过将部分数字、模拟和存储电路跨垂直层划分，让关键路径在三维方向上缩短。

　　核心挑战：

　　待解决的问题从“尺寸”转向“系统时间”

　　韬定律提出之后，产业面对的核心挑战也随之变化。过去，很多问题可以被归结为“继续缩小晶体管”。而今，瓶颈更可能出现在关键路径、互连RC、数据移动、热约束、工艺波动和工具链协同之中，这些挑战共同指向一点：韬定律不是单一技术点，而是一套跨层系统工程问题。

　　关键路径不再只是逻辑门数量问题，而是门级结构、互连长度、跨层通道、时钟分布共同作用的结果。尤其在多层电子系统中，路径是否值得折叠、折叠后是否真的降低τ，都需要被建模和验证。互连RC的权重继续上升。先进节点下，晶体管本身更快，但局部互连、电源网络、垂直互连和封装链路可能成为新的主导延迟。韬定律要求产业不只看器件尺寸，也要看信号实际走过的路径和代价。数据移动成为系统级瓶颈。AI、网络处理、存储计算融合等场景中，数据搬运的时间和能耗可能超过计算本身。降低系统τ，必须同时考虑片内、封装内、板级、机柜乃至数据中心级的通信开销。热、可靠性和工艺波动会限制时间缩放的边界。更短路径、更高密度和更高带宽并不自动等于可量产系统。温度、应力、变异性、良率和长期可靠性，都需要纳入同一个设计闭环。

　　产业链影响：

　　EDA从工具链走向协同枢纽

　　韬定律会改变半导体产业链的价值排序。先进制程仍然关键，但产业竞争不再只由“节点最先进”决定。器件工艺、互连材料、先进封装、存储计算、EDA工具链、测试验证和系统架构，都会因为影响系统τ变得同为重要。

　　其中，EDA的角色尤其值得关注。在传统流程中，EDA更多围绕面积、时序、功耗、验证等分工展开，不同工具在各自边界内优化，系统级结果往往在后端收敛阶段才暴露。韬定律要求EDA工具链从“分段优化”走向“跨层协同”，即在设计早期就能意识到器件、互连、封装、热、信号完整性、工艺波动对系统τ的影响。

　　这意味着EDA工具至少要面对三类新要求。第一，建模要考虑更多跨层。器件模型不能只服务单点SPICE仿真，还要向标准单元、互连、封装、系统级PPA评估传递可信参数。第二，仿真要考虑更多物理场。3DIC和多层系统中的电、热、应力、寄生、信号完整性不再是互相独立的问题，而是会互相放大的耦合问题。第三，验证要在更早期阶段。只有在设计早期就能评估路径折叠、互连缩短、封装协同是否真的降低τ，产业链才能减少后期反复，提高整体研发效率。韬定律让EDA从“幕后工具”进一步走向“产业协同枢纽”。EDA连接工艺制造、设计公司、封装测试、IP、系统厂商和应用场景，将不同环节的数据、模型和约束转化为可验证的设计决策。

　　以DTCO为方法，以EDA为底座，

　　赋能韬定律时代的产业协同

　　韬定律不是对先进工艺的替代，而是在先进工艺继续推进的基础上，为产业提供更显性的跨层时间优化目标。逻辑折叠并非绕开先进工艺演进，也不是简单化解先进制程难题的“仙丹”。先进工艺是半导体性能提升的基线，是器件性能、互连密度、功耗效率、制造良率和设计规则持续演进的基础。先进工艺、DTCO、EDA与韬定律之间是递进支撑关系。韬定律提出的是跨层τ优化目标，即最终要压缩关键路径和系统响应时间；DTCO是把这一目标落到工程实践的方法，将工艺、器件、标准单元、互连、封装和设计约束放在同一个闭环里协同权衡；EDA承载模型、仿真、提取、验证和优化的工具底座，让“缩短关键路径”、“PPA收益”和“热、电、可靠性是可控”变成可以计算和验证的问题。换句话说，先进工艺提供更高起点，DTCO提供协同方法，EDA提供可执行工具链，韬定律提供面向时间瓶颈的共同目标。

　　逻辑折叠引入了更加复杂的垂直互连、局部热点、电源完整性、信号完整性和跨Die的工艺差异。可信模型和高精度仿真，是将“缩短关键路径”转化为可靠的PPA收益的关键，跨层验证，是保证优化效果在系统层保持的关键，这正是建模与仿真的关键价值所在。先进工艺需要模型描述器件与互连的真实行为，DTCO需要仿真结果评估工艺、单元、互连和封装之间的权衡，逻辑折叠需要跨层验证判断路径缩短转化为PPA收益。概伦电子希望以建模与仿真关键技术，作为产业链中的“模型与仿真底座”，支撑产业伙伴在先进工艺基础上开展协同创新，将关键物理问题看清楚、算准确、完成验证闭环。

　　因此，韬定律天然要求生态协同，半导体演进路径没有任何一家企业能够独立给出所有答案。对产业而言，真正需要建设的是开放协作的工程体系，这一体系需要工艺制造、设备材料、先进封装、EDA与IP、芯片设计、测试验证、系统应用共同参与，围绕τ的瓶颈持续反馈，进行协同优化。概伦电子希望与产业伙伴协同发展。模型需要来自工艺和器件的真实数据，仿真需要设计与封装场景校准，验证需要测试和系统应用反馈。只有连接数据、模型、标准、工具和应用闭环，时间缩放才能从理论概念变成产业能力。

　　韬定律给中国半导体产业的启示，不只是“换一条技术路线”，而是“换一种协同方式”，是从单点最优走向端到端时间最优，从孤立工具走向生态共建，从经验判断走向模型、仿真和验证驱动的工程闭环。